广东可易亚半导体科技有限公司

国家高新企业

cn en

新闻中心

主板cmos电路分析-CMOS电路分析ESD保护结构的设计-KIA MOS管

信息来源:本站 日期:2019-10-25 

分享到:

主板cmos电路分析-CMOS电路分析ESD保护结构的设计

cmos电路简介

CMOS电路是互补型金属氧化物半导体电路(Complementary Metal-Oxide-Semiconductor)的英文字头缩写,它由绝缘场效应晶体管组成,由于只有一种载流子,因而是一种单极型晶体管集成电路,其基本结构是一个N沟道MOS管和一个P沟道MOS管,如下图所示。


cmos电路分析

CMOS电路基本结构示意图


cmos电路工作原理

cmos电路分析工作原理如下:


由于两管栅极工作电压极性相反,故将两管栅极相连作为输入端,两个漏极相连作为输出端,如图1(a)所示,则两管正好互为负载,处于互补工作状态。


当输入低电平(Vi=Vss)时,PMOS管导通,NMOS管截止,输出高电平,如图1(b)所示。


当输入高电平(Vi=VDD)时,PMOS管截止,NMOS管导通,输出为低电平,如图1(c)所示。


两管如单刀双掷开关一样交替工作,构成反相器。


cmos电路分析


主板CMOS电路分析

一、主板CMOS电路分析-主板CMOS电路组成

1. CMOS电路由于要保存CMOS存储器中的信息,在主板断电后,由一块纽扣电池供电使CMOS电路正常工作,保证CMOS存储器中的信息不丢失。CMOS电路在得到不间断的供电和外围专用晶振提供的时钟信号后,将一直处于工作状态,可随时参与唤醒任务(即开机)。


2. CMOS电路主要由CMOS随机存储器.实时时钟电路(包括振荡器.晶振、谐振电容 等)、跳线、南桥芯片、电池及供电电路等几部分组成。


cmos电路分析


二、主板CMOS电路分析-CMOS随机存储器

CMOS随机存储器的作用是存储系统日期、时间、主板上存储器的容量、硬盘的类型和数目、显卡的类型,当前系统的硬件配置和用户设置的某些参数等重要信息,开机时由BIOS对系统自检初始化后,将系统自检到的配置与CMOS随机存储器中的参数进行比较,正确无误后才启动系统。


三、主板CMOS电路分析-实时时钟电路

1.实时时钟电路的作用是产生32. 768kHz的正弦波形时钟信号,负责向CMOS电路和开机电路提供所需的时钟信号(CLK)。实时时钟电路主要包括振荡器(集成在南桥中)、32.768kHz的晶振、谐振电容等元器件。


CMOS电路分析ESD保护结构的设计

大部分的ESD电流来自电路外部,因此ESD保护电路一般设计在PAD旁,I/O电路内部。典型的I/O电路由输出驱动和输入接收器两部分组成。ESD 通过PAD导入芯片内部,因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路,将ESD电流引入电压线,再由电压线分布到芯片各个管脚,降低ESD的影响。具体到I/O电路,就是与PAD相连的输出驱动和输入接收器,必须保证在ESD发生时,形成与保护电路并行的低阻通路,旁路 ESD电流,且能立即有效地箝位保护电路电压。而在这两部分正常工作时,不影响电路的正常工作。


常用的ESD保护器件有电阻、二极管、双极性晶体管、MOS管、可控硅等。由于MOS管与CMOS工艺兼容性好,因此常采用MOS管构造保护电路。


CMOS工艺条件下的NMOS管有一个横向寄生n-p-n(源极-p型衬底-漏极)晶体管,这个寄生的晶体管开启时能吸收大量的电流。利用这一现象可在较小面积内设计出较高ESD耐压值的保护电路,其中最典型的器件结构就是栅极接地NMOS(GGNMOS,GateGroundedNMOS)。


在正常工作情况下,NMOS横向晶体管不会导通。当ESD发生时,漏极和衬底的耗尽区将发生雪崩,并伴随着电子空穴对的产生。一部分产生的空穴被源极吸收,其余的流过衬底。由于衬底电阻Rsub的存在,使衬底电压提高。当衬底和源之间的PN结正偏时,电子就从源发射进入衬底。这些电子在源漏之间电场的作用下,被加速,产生电子、空穴的碰撞电离,从而形成更多的电子空穴对,使流过n-p-n晶体管的电流不断增加,最终使NMOS晶体管发生二次击穿,此时的击穿不再可逆,则NMOS管损坏。


为了进一步降低输出驱动上NMOS在ESD时两端的电压,可在ESD保护器件与GGNMOS之间加一个电阻。这个电阻不能影响工作信号,因此不能太大。画版图时通常采用多晶硅(poly)电阻。


只采用一级ESD保护,在大ESD电流时,电路内部的管子还是有可能被击穿。GGNMOS导通,由于ESD电流很大,衬底和金属连线上的电阻都不能忽略,此时GGNMOS并不能箝位住输入接收端栅电压,因为让输入接收端栅氧化硅层的电压达到击穿电压的是GGNMOS与输入接收端衬底间的IR压降。为避免这种情况,可在输入接收端附近加一个小尺寸GGNMOS进行二级ESD保护,用它来箝位输入接收端栅电压,如下图所示。


cmos电路分析

常见ESD的保护结构和等效电路


联系方式:邹先生

联系电话:0755-83888366-8022

手机:18123972950

QQ:2880195519

联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1


请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供 MOS管 技术帮助