广东可易亚半导体科技有限公司

国家高新企业

cn en

新闻中心

必看好文-MOS管构成的基本门逻辑电路解析-KIA MOS管

信息来源:本站 日期:2020-10-22 

分享到:

必看好文-MOS管构成的基本门逻辑电路解析-KIA MOS管


MOS管逻辑电路-分析重点:

1.MOS管构成的缓冲器Buffer和漏极开路们OD门是数字电路非常重要的概念,怎么构成的?


2.反相器,线与逻辑怎么玩, 又怎么用呢?


3.根据原理图,真值表,应用典型电路全面了解基本的逻辑门,与门,或门,与非门。


4.导体SS, TT, FF是怎么回事?


MOS管逻辑电路(与门,或门,非门等)

作为硬件工程师,不能不懂芯片;而要想懂芯片,MOS管构成的各种基本逻辑电路必须熟记于心,才能够更熟练的看懂芯片的框图。场效应管(Field-Effect Transistor)通过不同的搭配可以构成各种各样的门电路,如开篇所说,这些最基本的单元电路或许是现代IC的基础。以下的电路形式在常用的74系列的芯片中大量存在着,之后介绍的OD门,缓冲器则常见于芯片的GPIO口等管脚的设计。


MOS管逻辑电路


MOS管构成基本的与门、或门电路

与门可以由六个管子构成,通过示意图应该能更清楚看出与门的工作示意图,然后由真值表可以看出输入输出的对应关系。本文中给出与门的对应电路,如有兴趣,大家可以思考或门的电路结构,其实二者是存在对应关系的。


MOS管逻辑电路


2. 反相器

下图则给出了反相器的电路图,输入和输出状态相反,谓之反相器。


MOS管逻辑电路


电路分析:

输入Vi为低电平时,上管导通,下管截止,输出为高电平;输入Vi为高电平时,上管截止,下管导通,输出为低电平。


与非门

下图则给出了与非门的电路图,与非门也就是同为零,异为一。


MOS管逻辑电路


当A,B输入均为低电平时,1,2管导通,3,4管截止,C端电压与Vdd一致,输出高电平。当A输入高电平,B输入低电平,1,3管导通,2,4管截止,C端电位与1管的漏极保持一致,输出高电平。


当A输入低电平,B输入高电平,2,4导通,1,3管截止,C端电位与2管的漏极保持一致,输出高电平。当A,B输入均为高电平时,1,2管截止,3,4管导通,C端电压与地一致,输出低电平。


4. 缓冲器Buffer

CMOS缓冲器(buffer),缓冲器跟反相器是对立的,缓冲器输入与输出相同,反相器输入与输出相反。


MOS管逻辑电路


电路分析:

前面一级Q1,Q2组成了一个反相器;后面一级Q3,Q4又构成了一个反相器,相当于反了两次相,于是又还原了。


5. 漏极开路门

漏极开路门是一个十分经典常用的电路,常见于主芯片的GPIO口或者单片机的GPIO口的设计中。最重要的一点就是:漏极开路是高阻态,一般应用需要接上拉电阻。


MOS管逻辑电路


【漏极开路门的应用-线与逻辑】


MOS管逻辑电路


“线与”逻辑是因为多个逻辑单元的输出的三极管,共用一个上拉电阻,只要一个逻辑单元输出低电平,即集电极(漏极)开路输出的管子导通,那么输出低电平;而只有全部单元截止,输出端被上拉电阻置为高电平,这是一个很实用的电路,可以用于逻辑仲裁等电路系统中。



联系方式:邹先生

联系电话:0755-83888366-8022

手机:18123972950

QQ:2880195519

联系地址:深圳市福田区车公庙天安数码城天吉大厦CD座5C1


请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助