铁电场效应管基本结构及性能介绍-KIA MOS管
铁电场效应管
铁电场效应管也就是铁电介质栅极场效应晶体管（MFSFET，Metal-Ferroelectric-Semiconductor FET）：这是在MOSFET的基础上，把栅极SiO2绝缘材料更换为高介电常数的铁电材料即得。
因为MOSFET的饱和电流与栅极绝缘体材料的介电常数eox有正比例关系：Id sat = (1/2) (W/L）(εeox / dox ) (VGS－VT) 2。因此，增大栅极绝缘体材料的介电常数，即可增强晶体管的驱动能力，提高开关速度，并且还可以带来工艺上的其它好处。
在MOSFET中常用的栅极绝缘材料的介电常数值为：SiO2 (3.8)，Si3N4 (6.4)，Al2O3 (>7.5)。栅绝缘层是50~60nm SiO2 + Si3N4的MOS器件，称为MNOFET；栅绝缘层是50~60nm SiO2 + Al2O3的MOS器件，称为MAOFET。
铁电场效应管基本结构及存储机制
FFET单元基本结构为MFS-FET结构，即用铁电薄膜取代MOS-FET中的栅介质层、利用铁电薄膜的极化状态调制半导体表面状态，从而调制晶体管源、漏极间的导通状态，区别逻辑态“0” 和“1"，以达到存储信息的目的，如图所示
当大于矫顽场的外加正向电压加在栅极上，铁电薄膜产生正极化。电场指向半导体表面，吸引负的补偿电荷到半导体表面。对干于n型硅衬底，表面呈积累态、FET器件处于关断状态。
当大于矫顽场的外加负向电压加在栅极上，铁电薄膜产生负的级化，吸引正的补偿电荷到半导体表面，n型硅表面呈耗尽直至反型，此时沟道导通。
如果源，漏加上偏压，可产生电流。因此，对应于铁电薄膜的正、负极化态，硅表面分别呈积累、反型两种状态。当源、漏施加电压时，FET呈关断和导通两态，铁电薄膜的两个极化状态是同样稳定的。
对应的半导体表面稳定，这时FFET的通、断就可实现二进制“0”和“1”的存储，FFET的这种存储机制称为极化型存储。
两种不同的存储机制对应两种不同的F/S界面状态，其C-V特性是不同的:极化型存储对应的MFS结构p型衬底的C-V曲线回滞方向为顺时针，n型衬底的则为逆时针，而注入型存储对应的C-V曲线回滞方向则完全相反。
材料性能
用高K材料作为栅绝缘层的场效应晶体管即称为MFSFET。
至于对高介电常数栅极绝缘材料的要求，主要是：介电常数高，并与Si和SiO2的黏附性能好。能够很好满足这些要求的高介电常数材料（也称为高k材料）。
MFSFET的栅极结构，基本上是MFS（金属——高K材料——半导体）型式，但性能不够稳定；MFIS型式比较好，其中的薄I层（SiO2等绝缘膜）能防止原子的扩散；
MFMIS型式似乎更好，其中在I层与高K材料之间又增加了一层金属膜。MFSFET研制中需要解决的主要问题是减小栅极绝缘膜漏电，以延长信号的保存时间。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
