改善短沟道效应的方法分享-KIA MOS管

短沟道效应的影响

当金属氧化物半导体场效应晶体管（MOSFET）的沟道长度（L）缩减至与耗尽区宽度相近时，器件的电学特性，诸如阈值电压VT、亚阈值摆幅SS以及漏电流leakage current等，会显著偏离长沟道时的行为。

如图所示，在MOSFET中，由源极和漏极扩散区域所形成的耗尽区，会向掺杂浓度较低的结处，即衬底方向延伸。对于长沟道晶体管，其耗尽区的延伸与栅极总长度相比可忽略不计，因此对晶体管电学特性的影响也极小。

然而，随着栅极长度的缩减，耗尽区的延伸长度与沟道长度相当，导致栅极对沟道的控制能力部分丧失。这一变化进而引发了短沟道效应中的“阈值电压滚降（VTH roll-off）”现象。

漏致势垒降低效应

此外，当在漏极施加偏压（通常源极接地）时，漏极扩散区域的耗尽区会在沟道内进一步加深，这会导致有效栅极长度减小，即沟道长度调制效应。因此，在VDS等于VGS减去阈值电压以上时，电流不会达到饱和状态。随着VDS值的进一步增大，漏极耗尽区会向衬底方向进一步延伸，直至与源极耗尽区发生重叠。

这一系列变化在短沟道晶体管中会导致栅极对沟道的控制能力进一步削弱。由于强漏极偏压引发的源极/漏极耗尽区重叠，会使Source与Bulk结处的势垒降低，从而引发阈值电压的降低，这种阈值电压的降低现象被称为漏致势垒降低（DIBL）效应。

阈值电压降低与漏电流增加

Vth降低的原因：随着沟道长度的减小，栅极电场对沟道的控制能力逐渐减弱，而漏极电场对沟道电势分布的影响则逐渐增强。

Vth降低的影响：可能导致器件在关态时的漏电流增加，进而影响电路的静态功耗和噪声容限。

漏电流增加的原因：Vth的降低会导致亚阈值区域的漏电流显著上升，同时，源漏电阻的降低也会进一步加剧漏电流的问题。

漏电流增加的影响：直接导致静态功耗的上升，从而影响移动设备的电池寿命。

驱动电流的变化

在沟道长度减小的初期，驱动电流会因沟道电阻的降低而有所增加。然而，随着沟道长度的进一步减小，迁移率的下降和漏电流的增加可能会抵消这种驱动电流的增加，甚至导致驱动电流的下降。驱动电流的变化将直接影响器件的开关速度和整体电路的性能。

改善短沟道效应的方法

优化掺杂工艺

调整沟道区掺杂浓度和分布：通过精确控制沟道区的掺杂浓度和分布，可以有效调节晶体管的电学特性，从而减小短沟道效应的影响。例如，采用渐变掺杂技术可以使得沟道区的掺杂浓度从源极到漏极逐渐变化，有助于抑制漏电流的增大。

使用高-k介质和低功函数金属栅极：高-k介质可以提高栅氧化层的电容密度，而低功函数金属栅极可以降低栅极的开启电压，从而在一定程度上补偿由于沟道长度缩短而导致的阈值电压下降。

改进晶体管结构

三维晶体管（如FinFET）：通过引入三维结构，可以增加晶体管的导电通道面积，从而在保持较小沟道长度的同时提高器件的性能。FinFET等三维晶体管结构能够有效抑制短沟道效应，提高电路的集成度和稳定性。

多栅极晶体管：通过在晶体管中引入多个栅极来控制沟道中的电荷分布，可以进一步减小短沟道效应的影响。这种结构能够更精确地调控沟道中的电场分布，从而提高晶体管的开关速度和稳定性。

应用先进的制造工艺

原子层沉积（ALD）：利用ALD技术可以精确控制薄膜的厚度和均匀性，从而制备出高质量的栅氧化层和界面层。这有助于减小栅极泄漏电流和界面态密度，进而改善短沟道效应。

电子束光刻（EBL）：EBL技术可以实现高精度的图案转移，用于制造具有更小尺寸的晶体管。通过减小晶体管的物理尺寸，可以在一定程度上缓解短沟道效应带来的问题。但需要注意的是，过小的尺寸也可能导致其他新的问题出现，因此需要综合考虑各种因素进行优化设计。

联系方式：邹先生

座机：0755-83888366-8022

手机：18123972950（微信同号）

QQ：2880195519

联系地址：深圳市龙华区英泰科汇广场2栋1902

搜索微信公众号:“KIA半导体”或扫码关注官方微信公众号

关注官方微信公众号：提供 MOS管 技术支持

免责声明：网站部分图文来源其它出处，如有侵权请联系删除。