【电子精选】缓冲电路设计方法-KIA MOS管
缓冲电路的设计方法
1．图所示的缓冲电路是通过CSNB 吸收LTRACE 积蓄的能量。因此，在缓冲电路中形成的LSNB 必须比LTRACE 小。
由于CSNB 中积蓄的能量基本不放电，静电容量越大电压尖峰抑制效果变好,但使用的电容器的等价串联电感 (ESL) 也必须考虑到LSNB 中。一般来说，电容器的尺寸越大ESL 越大，在选择静电容量时要注意。
为了将LTRACE 中积蓄的能量全部用CSNB 吸收， 需以算式(2)所示静电电容为依据选定电容。
2．RC 缓冲电路的设计
图所示为RC缓冲电路动作时的电流路径与CSNB缓冲电路一样：
CSNB的数值由算式(2)决定，而RSNB 的参考值根据算式(3)求得。
fSW：开关频率
VSNB：放电缓冲电压（VDS_SURGE 的0.9 倍）
决定RSNB 之后，以算式(4)计算出RSNB 的消耗功率，选定功率满足要求的电阻。
对于RC 缓冲电路，算式(4)追加了第二项，因为fSW 或VHVDC越高RSNB 所消耗的电力越大，PSNB 太大导致电阻选定困难时，必须降低CSNB 的静电容量值重新计算。
另外，为了RC 缓冲电路充分吸收电压尖峰，RSNB 和CSNB 的谐振频率ωSNB 必须比电压尖峰的谐振频率ωSURGE 低很多，需要结合算式(5)所示的RC 缓冲电路的谐振频率ωSNB 来确认。
3．放电型RCD 缓冲电路的设计
放电型RCD 缓冲电路的设计基本上与RC 缓冲电路相同。只是由于是通过二极管吸收的尖峰，所以不需要通过算式(5)确认谐振频率。并且，二极管必须选定为恢复电流小的型号。
4．非放电型RCD 缓冲电路的设计
非放电型RCD 缓冲电路与放电型RCD 缓冲电路不同，RSNB消耗的电力仅限于电压尖峰的能量，用于抑制容许损失的RSNB的选择范围很广。因此可以增大CSNB 的静电容量，提高钳位的效果。
CSNB 由算式(2)决定，RSNB 由算式(3)决定,而RSNB 的消耗功率由算式(6)决定，没有算式(4)中包含CSNB 及fsw 的第二项。
因此，由CSNB 或fsw 产生的消耗功率增加基本没有，能选择大的静电容量的CSNB，不仅仅缓冲电路的钳位效果更好，还能对应fsw 的高频化。
下图所示为非放电型RCD 缓冲电路动作时的放电路径。因为上臂的尖峰朝向PGND、下臂的尖峰朝向HVdc，放电流经由RSNB 流动，不那么受线路电感影响。
另一方面，连接到MOSFET 的漏极源极之间的布线电感LSNB 因为电流变化大，电感值需要尽量小。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区金田路3037号金中环国际商务大厦2109
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。
