mos管漏电流产生的原因及如何解决-KIA MOS管

反向偏置pn结漏电流

MOS晶体管中的漏极/源极和基板结在晶体管工作期间反向偏置。这会导致器件中出现反向偏置漏电流。这种漏电流可能是由于反向偏置区域中少数载流子的漂移/扩散以及雪崩效应引起的电子-空穴对的产生。pn结反向偏置漏电流取决于掺杂浓度和结面积。

对于漏极/源极和衬底区域的重掺杂pn结，带间隧穿（BTBT）效应主导反向偏置漏电流。在带间隧穿中，电子直接从p区的价带隧穿到n区的导带。BTBT对于大于10的电场可见6 V/厘米。

解决方法：

在MOSFET的反向电路中添加一个反向电流抑制电路，有效地减小反向漏电流的大小。反向漏电流随着结温的上升呈指数规律增加。控制MOSFET的结温可以减小反向漏电流的大小。

衬底漏电

衬底漏电：衬底漏电是由于衬底和其他电极之间的电场引起的泄漏电流。衬底漏电与衬底与源极之间的电场强度、电子迁移率和器件尺寸有关。

解决方法：加强衬底与其他电极之间的绝缘以减小电场影响。

亚阈值泄漏电流

当栅极电压小于阈值（Vth）但大于零时，晶体管被认为在亚阈值或弱反转区中被偏置。在弱反转中，少数载流子的浓度很小，但不是零。在|VDS|典型值＞0.1V的情况下，整个电压降发生在漏极-衬底pn结处。

平行于漏极和源极之间的Si-SiO接触的电场分量是最小的。由于电场较小，漂移电流较低，亚阈值电流主要是扩散电流。

漏极引起的势垒降低（DIBL）是亚阈值漏电流的主要原因。漏极和源极的耗尽区在短沟道器件中相互作用以降低源极势垒。亚阈值泄漏电流源自于将电荷载流子注入沟道表面的源极。

DIBL在高漏极电压和短沟道器件中是明显的。

MOS器件的阈值电压随着沟道长度的减小而下降。V th滚降是对这种现象（或阈值电压滚降）的命名。短沟道器件中的漏极和源极耗尽区进一步延伸到沟道长度中，耗尽沟道的一部分。

因此，反转沟道需要较低的栅极电压，从而降低阈值电压。这种效应在较高的漏极电压下更为明显。因为亚阈值电流与阈值电压成反比，所以降低阈值电压会增加亚阈值泄漏电流。

泄漏电流也受到温度的影响。阈值电压随着温度的升高而下降。换句话说，随着温度的升高，亚阈值电流也会升高。

解决方法：通过优化器件结构和工艺参数来减小亚阈值漏电。

隧穿栅极氧化物泄漏电流

薄栅极氧化物在短沟道器件中的SiO层上提供大的电场。当氧化物厚度较低且电场较高时，电子从衬底隧穿到栅极，并从栅极穿过栅极氧化物隧穿到衬底，从而产生栅极-氧化物隧穿电流。

由于从衬底到栅极氧化物的热载流子注入而导致的漏电流

衬底-氧化物界面附近的高电场激发电子或空穴，这些电子或空穴穿过衬底-氧化物接口并进入短沟道器件中的氧化物层。热载流子注入就是这种现象的术语。

电子比空穴更容易受到这种现象的影响。这是由于电子比空穴具有更低的有效质量和更低的势垒高度。

栅极感应漏极压降（GIDL）引起的漏电流

以具有p型衬底的NMOS晶体管为例。当栅极端子处存在负电压时，正电荷仅在氧化物衬底界面处建立。由于空穴积聚在衬底上，表面表现为比衬底更强的掺杂p区。

结果，沿着漏极-衬底接触的耗尽区在表面附近更薄（与本体中的耗尽区的厚度相比）。

雪崩和带间隧道效应是由于薄的耗尽区和较大的电场而发生的。结果，在栅极下方的漏极区域中产生少数载流子，并且负栅极电压将它们推入衬底。泄漏电流因此而上升。

穿孔效应引起的泄漏电流

因为在短沟道器件中，漏极和源极靠近在一起，所以两个端子的耗尽区会聚并最终重叠。据说在这种情况下发生了“渗透”。

对于大多数来自源的载流子，穿透效应降低了势垒。因此，进入衬底的载流子的数量增加。漏极收集其中一些载流子，而其余载流子产生漏电流。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950（微信同号）

QQ：2880195519

联系地址：深圳市福田区金田路3037号金中环国际商务大厦2109

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助

免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。